Senior Design Verification Engineer
@ Cerebras
📝 Interview Question
Technical 1 (onsite/ in person)
- Explain uvm factory and its behind the scenes working.
- write a uvm driver code for a given scenario - he showed me the picture on his screen. It was a simple block with some signals like clk, valid, ready, data. (He was expecting important stuff like using type id:: create for the driver object, forever begin in run phase to drive, using get next item and item done etc. using non blocking assignments to drive various signals etc)
- Connection between sequencer and driver in
██████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████
█████████████████████████████████████████████████████████████████
██████████████████████████████████████████████████████████
██████████████████████████████████████████████████████████
██████████████████
█████████████████████████████████████████████████████████████████
████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
🏢
Company
Cerebras
📍
Location
Sunnyvale, CA, USA
📅
Posted
December 13, 2025