CPU Verification Engineer

Team: NUVIA

Technical Screening with Design Verification Director

1. Introduction and resume based question on what is RTL synthesis; Write a code in System Verilog and tell me what module it synthesizes to.
2. Spoke

███████████████████████████████████ █████████████████████████████████████████ ███████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████ █████████████████████████████████████████████ ███████████████████████████████████████████ ███████████████████████████████████████████ █████████████████████████████████████████████ █████████████████████████████████████████████████ ████████████████████████████████ ███████████████████████████████████████ █████████████████████████████████████████████ ██████████████████████████████████████████████████