RTL Intern

Team: Tegra Design Team

First Round:

Timing analysis: setup time and hold time. The circuit was simple. I wrote out the inequalities and was asked how to handle a hold time violation. I answered “add a buffer.” Then they asked, “What if it’s already taped out?” I couldn’t answer that and skipped the question. Circuit design: Use a 2-to-1 MUX to

███████████████████████████████████ █████████████████████████████████████████ ███████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████ █████████████████████████████████████████████ ███████████████████████████████████████████ ███████████████████████████████████████████ █████████████████████████████████████████████ █████████████████████████████████████████████████ ████████████████████████████████ ███████████████████████████████████████ █████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████████ ████████████████████████████████████████████████████ ███████████████████████████████████████████████████ ████████████████████████████████████████████████ █████████████████████████████████████████████ ████████████████████████████████████████████ █████████████████████████████████████████████ ████████████████████████████████████████████████ █████████████████████████████ ████████████████████████████████████ ███████████████████████████████████████████ █████████████████████████████████████████████████ ████████████████████████████████████████████████████