Senior ASIC verification Engineer

Team: SoC Design verification

Screening Interview - 1

1. Self Intro
2. Fork Join based Question: Module tb;

initial begin fork delay(1,10); delay(2,30);

███████████████████████████████████ █████████████████████████████████████████ ███████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████ █████████████████████████████████████████████ ███████████████████████████████████████████