IP Design verification engineer
@ Intel
📝 Interview Question
First round was with hiring manager for 1 hour:
1..Basic SV and UVM questions. 2. sequence driver handshake 3. phases in
███████████████████████████████████
█████████████████████████████████████████
███████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████
█████████████████████████████████████████████
███████████████████████████████████████████
🏢
Company
Intel
📍
Location
Santa Clara, CA, USA
📅
Posted
January 11, 2026
💬 Discussion (0)
No comments yet. Unlock this question to start the discussion.