RTL Design Engineer

@ Apple

YOE=4 Interview topics: CDC - async fifo, SDC constraints, pulse synchronizer Verilog coding - fibonacci sequence, CDC crossing of two████████████████████████████████████████████████████████████ █████████████████████████████████████████████████████████████ ██████████████████████████████████████████████████████████████ ███████████████████████████████████████████████████████████████ ████████████████████████████████████████████████████████████████ █████████████████████████████████████████████████████████████████ ██████████████████████████████████████████████████████████████████ ███████████████████████████████████████████████████████████████████ ██████████████████████████████████████