RTL Design Engineer
@ Apple
📝 Interview Question
YOE=4
Interview topics: CDC - async fifo, SDC constraints, pulse synchronizer Verilog coding - fibonacci sequence, CDC crossing of two
███████████████████████████████████
█████████████████████████████████████████
███████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████
█████████████████████████████████████████████
███████████████████████████████████████████
🏢
Company
Apple
📍
Location
Not specified
📅
Posted
May 21, 2021
💬 Discussion (0)
No comments yet. Unlock this question to start the discussion.