RTL design engineer
@ Amazon
📝 Interview Question
YOE=4
Verilog coding - histogram computation, how to use single and dual port memories, fabric design
███████████████████████████████████
█████████████████████████████████████████
███████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████
█████████████████████████████████████████████
🏢
Company
Amazon
📍
Location
Not specified
📅
Posted
May 21, 2021
💬 Discussion (0)
No comments yet. Unlock this question to start the discussion.