ASIC DV Engineer
@ Qualcomm
📝 Interview Question
Team: memory Team
Date - November 4, 2025
Interview experience
- Can you draw the tesbench architecture for your chip you verified?
- Write a system verilog constraint for 4kb aligned address. Can you give a
███████████████████████████████████
█████████████████████████████████████████
███████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████
█████████████████████████████████████████████
███████████████████████████████████████████
███████████████████████████████████████████
█████████████████████████████████████████████
█████████████████████████████████████████████████
████████████████████████████████
███████████████████████████████████████
█████████████████████████████████████████████
██████████████████████████████████████████████████
🏢
Company
Qualcomm
📍
Location
Santa Clara, CA, USA
📅
Posted
December 13, 2025
💬 Discussion (0)
No comments yet. Unlock this question to start the discussion.