CPU Microarchitect/RTL Engineer
@ Apple
📝 Interview Question
Team: CPU Design/Cache
- Interviewer introduction of job scope and his team (mainly working on cache)
- basic question on work experience and background.
- TIO address bits partition (4MB 16-way set associative cache and a cache line of 128 Bytes)
- do you know how cache works, different types of cache? inclusive vs. exclusive cache?
- how much do you know about a load/store unit? When loads and stores come in, describe how it works in the pipeline, describe the lifetime of a load or store operation. (discussion aobut my project on cache and store-to-load bypass) For your load queue and store queue, how do
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
████████████████████████
██████████████████████████████████████████████████████████
██████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
███████████████████████
🏢
Company
Apple
📍
Location
Santa Clara, CA, USA
📅
Posted
April 3, 2026