CPU DV, FPGA-accel

Recieved offer, YoE BS+7, Level G4

• describe how AHB works
• write SV class, testbench, and scoreboard for the following:
  • 24 x 32-bit registers with incremental UID,

███████████████████████████████████ █████████████████████████████████████████ ███████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████ █████████████████████████████████████████████ ███████████████████████████████████████████ ███████████████████████████████████████████ █████████████████████████████████████████████ █████████████████████████████████████████████████ ████████████████████████████████