Embedded Software & FPGA Engineer

@ Zoox

One interview question involved designing a Verilog module that ingests an odd number of integers `N`, where the input contains `(N-1)/2` pairs of identical integers and one unpaired integer. The integers are streamed in serially████████████████████████████████████████████████████████████ █████████████████████████████████████████████████████████████ ██████████████████████████████████████████████████████████████ ███████████████████████████████████████████████████████████████ ████████████████████████████████████████████████████████████████ █████████████████████████████████████████████████████████████████ ██████████████████████████████████████████████████████████████████ ███████████████████████████████████████████████████████████████████ ████████████████████████████████████████████████████████████████████ █████████████████████████████████████████████████████████████████████ ██████████████████████████████████████████████████████████████████████ ███████████████████████████████████████████████████████████████████████ ████████████████████████████████████████████████████████████████████████ █████████████████████████████████████████████████████████████████████████ ██████████████████████████████████████████████████████████████████████████ ███████████████████████████████████████████████████████████████████████████ ████████████████████████████████████████████████████████████████████████████ ████████████████████████