FPGA Prototyping/Emulation Engineer

Team: System Design

Round 1

• Basic verilog questions (assign vs always, d-ff, counter, fsm)
• verilog code for mod-50 counter

███████████████████████████████████ █████████████████████████████████████████ ███████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████████ ██████████████████████████████████████████████████ ████████████████████████████████████████████████ █████████████████████████████████████████████ ███████████████████████████████████████████